CIESコンソーシアム

産学共同研究LSI(デバイス製造装置)

不揮発性ワーキングメモリを目指したSTT-MRAMとその製造技術の研究開発

  • photo
    遠藤 哲郎教授
  • photo
    大野 英男教授
  • photo
    池田 正二教授

 本研究テーマでは、スピントロニクス技術とシリコンCMOS技術の融合によるSTT-MRAMとその製造を、産学が連携して開発しています。これにより、飛躍的な省エネルギーシステムを実現する不揮発性ワーキングメモリの実用化を促進し、低炭素・省エネルギー社会の実現に貢献します。具体的には、以下の技術を一貫して開発しています。

  1. MTJ材料・デバイス技術
    CMOS 集積回路と親和性の高いスピントロニクス素子である磁気トンネル接合(MTJ)素子の高性能化に向けた材料・ デバイス・物理解析技術の開発。
  2. STT-MRAMの製造技術
    STT-MRAM 製造のための300mmウェハを用いたユニットプロセス技術・プロセスインテグレーション技術の開発。
  3. 回路・設計・計測技術
    スタンドアロンメモリや論理集積回路向け混載メモリとしてのSTT-MRAMの回路・設計・計測技術の開発。

MTJ素の熱処理による拡散を理解する組成分析技術の開発、CMOS集積プロセスと親和性を有する300mmウェハプロセスを用いた高熱処理耐性MTJの開発。

CIESにおける試作環境(最先端クリーンルームと300mmウェハ用製造設備)および300mm 試作ウェハ。

これまでの研究に基づいたSTT-MRAMデバイス・集積回路チップの測定・試験技術の開発。

Page Up